Dossier matériel - Le Bios - Advanced Chipset Setup ou Chipset Features

Le BIOS - Advanced Chipset Setup ou Chipset Features

Imprimer ce dossier | Recommander ce dossier

'Advanced Chipset Setup' ou 'Chipset Features'

L'option Préparation des fonctions du jeu de puces permet de contrôler la configuration des valeurs des registres du jeu de puces. Les registres peuvent avoir une incidence sur la stabilité du système et, à moins qu'il ne soit bien familiarisé avec le jeu de puces, il est préférable que l'utilisateur ne touche pas à ces réglages. Cette section dépend ENORMEMENT des composants, appelés CHIPSET, présent sur la cartes mère et qui gèrent la communication entre le CPU et tout les reste du système.

Sur les cartes mères 486, beaucoup de marques de CHIPSET existent et en plus, les modèles varient beaucoup avec le type de bus (PCI / ISA, VLB / ISA ou PCI / VLB / ISA) de la carte. Ce qui fait énormément de combinaisons avec la présence ou l'absence de certaines options.
Sur les cartes mères pour Pentium, Intel a quasiment le monopole des chipset avec la famille Triton (Version 1: réf: 82430FX, version 2: réf 82430HX et version 3 : réf 82430VX ). Mais ici, peu de différences dans les marques de BIOS (Cf Award ou AMI)
Sur les cartes mères Pentium Pro, Intel encore propose ou impose (!) le chipset 440FX mais étant donnée la petite quantité de Pentium Pro répandue (mais ça ne va pas durer !), les renseignements et les paramètres techniques sont très difficiles à trouver.

'AT BUS Clock Selection' ou 'AT Bus Clock Source'

Il fixe la vitesse d'horloge du bus ISA en fonction de la vitesse du CPU.

Cela se présente comme une fraction de la fréquence d'horloge du CPU qui est fixe. Cela se présente sous la forme CLK / x ou CLKIN / x où x peut être égale à 2, 3, 4 ou 5, etc. CLK représente la fréquence d'horloge du CPU ou bien dans le cas des CPU avec multiplicateurs de fréquence, la fréquence d'HORLOGE EXTERNE. Par exemple pour des 486DX33, 486DX2/66 ou 486DX4/100 (= en fait 486DX3/99), la fréquence externe est toujours 33Mhz donc le réglage doit être CLK/4. La valeur choisie doit être la plus proche possible de 8,33Mhz (horloge du BUS des premiers IBM AT) mais certaines cartes ISA supportent bien une horloge de 12 Mhz ce qui permet parfois d'améliorer les performances. Mais attention aux plantages...

Voilà quelques exemples de valeurs à choisir en fonction du type de CPU:

CLK/3 SX/DX16, DX20, DX25, DX2/50, DX4/100

CLK/4 SX/DX33, DX2/66, DX3/99

CLK/5 DX40, DX2/80

CLK/6 DX50, DX2/100

Pour les Pentium, les cartes mères se configurent elle-même en fonction de la vitesse du processeur (Voir la section Plug and Play et bus PCI - AT Clock frequency)

'Memory Read Wait State' ou 'DRAM Wait States'

Le CPU est souvent beaucoup plus rapide que les temps d'accès des composants des mémoires RAM. Pour compenser cela, on introduit des états d'attente (Wait State) afin que le CPU attend avant chaque accès mémoire. Chaque état d'attente ajoute 30ns au temps d'accès de la RAM. Sur un 486, des états d'attentes sont souvent nécessaires avec de la RAM cadencée à 80ns. Plus le nombre d'états d'attente est petit, mieux c'est pour les performances. Consulter le manuel de la carte mère pour ce réglage. Si jamais un erreur de parité (PARITY ERROR) arrive, c'est que il n'y a pas assez d'états d'attente. La vitesse de la RAM nécessaire pour n'avoir aucun état d'attente est donnée par: le calcul suivant qui donne une indication grossière mais suffisante de cette valeur :

( 2000 / vitesse du CPU en Mhz ) - 10 ns.

Pour un CPU à 33 Mhz, on obtient 50ns et si votre mémoire n'est pas à 50ns, il faut des états d'attente. Approximativement:

(Vitesse RAM en ns + 10) * Vitesse CPU en Mhz / 1000 - 2

Par exemple, pour un CPU 33 Mhz et de la RAM à 70ns, il faut 1 état d'attente.

Memory Write Wait State

Même type de réglage que pour les états d'attente de l'option 'Memory Read Wait States'. Dans certains BIOS, les deux options sont même confondues (Read/Write Wait States )

Memory Cache Read Option

Souvent appelé aussi SRAM Read Wait State ou Cache Read Hit Burst ( SRAM = Static RAM). La spécification d'Intel pour charger dans le CPU 4 mots de 32 bits dans le cache interne donne la durée nécessaire en nombre de tops horloge CPU. Cela est représenté souvent par les tops d'horloge répartis selon la notation 2-1-1-1 qui indique qu'il faut 5 tops d'horloge pour faire ce chargement de 4 mots de 32 bits. Ce total est la meilleure limite théorique valable pour les CPU 486 et Pentium.

En fait, la notation m-n-n-n n'est valable que pour les CPU supportant le mode Rafale et ayant des caches organisés en 'lignes de 4 mots', mais cela va sûrement être étendu aux autres architectures de CPUs. On a ainsi des valeurs entières du type 2-1-1-1, 3-1-1-1, 3-2-2-2. Cela représente le nombre d'états d'attente pour le cache RAM en mode de transfert normal ou Burst. Plus faible sera la combinaison bien tolérée par le CPU, plus vite il ira. Pour des 486, le 4-1-1-1 est habituellement recommandé.

IDE Multi Block Mode

Permet aux disques durs EIDE de transférer plusieurs secteurs à chaque interruption c'est à dire à chaque demande de lecture ou d'écrire. Selon la taille de la mémoire cache contenu dans le disque dur, 6 Protocole de transmission PIO sont possibles

Signification des différents mode PIO (Programmed I/O ):

Mode 0 : Mode standard. Un seul secteur transféré à la fois. 3.33 Mo/s
Mode 1 : Pas d'interruption lors de la lecture ou de l'écriture. 5.22 Mo/s
Mode 2 : Les secteurs sont transférés en une seule rafale 8.33 Mo/s
Mode 3 : Instructions de commandes du disques durs codées sur 32 bits ce qui accélèrent les transferts jusqu'à 11.1 Mo/s. Dans certains Bios, il est abrégé en "32-bit mode" mais il ne faut pas le confondre avec les modes '32-bits protected' ou 'Windows 32-bits access' qui sont propres à Windows.
Mode 4 : Transferts jusqu'à 16,67 Mo/s. Apparu avec le chipset Triton.
Mode 5 : Transferts jusqu'à 20 Mo/s. mais ce mode n'a pas été standardisé et n'est donc pas diffusé.

Si le PIO mode est trop élevé pour le disque dur, on peut avoir des problèmes avec les ports Série (pertes de données et erreurs de CRC), il suffit alors de passer à un mode PIO moins rapide.

Cas du BIOS AWARD

Exemple du BIOS Award Version 2.02 , sur carte mère ASUS P54TP5XE (Pentium, PCI, Plug'n Play, Chipset Intel Triton 430FX)

Options	Choix possibles et explications
Auto Configuration	Cette option configure automatiquement le délai de préchargement des mémoires DRAM RAS# ainsi que le délai de synchronisation en lecture/écriture des mémoires DRAM, le délai des signaux RAS/CAS, la durée des rafales en lecture des mémoires DRAM, la synchronisation des rafales en écriture sur mémoires DRAM, la synchronisation des signaux d'horloge RAS/CAS sur DRAM rapide, le choix du canal Fast EDO, l'évaluation de la fréquence de rafraîchissement RAS# ainsi que la synchronisation de l'horloge du bus ISA en fonction de l'horloge système. Enabled : active la sélection automatique des 4 options suivantes (qui deviennent inaccessibles) [Recommandé] Disabled : pas de configuration automatique, on peut modifier les 4 options suivantes
DRAM Read Timing EDO/STD	Le premier nombre représente le cas des RAM SIMMs de type EDO tandis que le second celui des SIMMs standards FPM. Ces paramètres permettent de choisir le type de cycle lors de la lecture RAM en mode Burst (Rafale). Les lectures sont générées par le CPU en 4 étapes. La 1^ere partie fournit l'adresse dans la RAM à lire tandis que les autres fournissent la donnée actuelle. Plus le timing est réduit, plus le système adressera rapidement les zones de la RAM x222 / x333 : Cycle de lecture de type 2 - 2 - 2 - 2 pour EDO et 3-3-3-3 pour la FPM [Recommandé] x333 / x444: Cycle de lecture de type 3 - 3 - 3 - 3 pour EDO et 4-4-4-4 pour la FPM
DRAM Write Timing	Le timing est ici le même quelque soit le type de RAM EDO ou FPM. Ces paramètres permettent de choisir le type de cycle lors de l'écriture RAM en mode Burst (Rafale). Les écritures sont générées par le CPU en 4 étapes. La 1^ere partie fournit l'adresse dans la RAM à écrire tandis que les autres fournissent la donnée actuelle. Plus le timing est réduit, plus le système adressera rapidement les zones de la RAM x222: Cycle d'écriture de type 2 - 2 - 2 [Recommandé] x333: Cycle d'ecriture de type 3 - 3 - 3
RAS to CAS Delay	Lorsque la RAM est rafraîchie, les colonnes et les lignes d'un même composant sont adressées séparément. Ce choix permet de choisir le temps d'attente entre l'appel du signal Row Address Strobe (RAS) et de celui de Colomn Address Stobe (CAS). 2T: délai 2 tops d'horloge CPU [Recommandé] 3T: délai 3 Tops d'horloge CPU [Par défaut]
DRAM Leadoff Timing	Nombre de tops d'horloge autorisés avec toute lecture ou toute écriture en RAM 8T: 8 tops d'horloge CPU pour la lecture et 7 pour l'écriture [Par Défaut] utilisé avec des RAM lentes. 7T: 7 tops d'horloge CPU pour la lecture et 5 pour l'écriture [Recommandé]
PCI Concurrency	Enabled: Signale que plusieurs périphériques PCI peuvent être actifs simultanément (arbitrage d'accès au BUS PCI) [par défaut] Disabled: Un seul périphérique PCI ne sera actif à la fois (pas d'accès concurrent au bus) [Valeur recommandée en fonction du nombre de carte PCI: une seule carte PCI en place : DISABLED, si plus d'une carte, alors ENABLED]
PCI Streaming	Les données vont et viennent habituellement dans et hors de la mémoire ainsi qu'entre périphériques. Ces transferts sont limités à des blocs de tailles limitée et font appel pour cela au CPU. Sur un bus PCI, ces transfert peuvent être transformés en flots de données qui sont échangés sur le bus SANS intervention du CPU, d'où gain de temps. Enabled: autorise les échanges par flots (STREAMING) [Recommandé] Disabled: interdit les échanges par flots cela peut permettre d'empêcher des conflits matériels.
CPU to PCI Burst	Le bus PCI supporte aussi un mode RAFALE où un grand nombre de données sont transférées en un très court instant entre le CPU et le bus PCI. Enabled: autorise l'utilisation du mode Rafale. [Recommandé] Disabled: interdit le mode Rafale (contre des conflits éventuels).
ALIGN="JUSTIFY">16 bit I/O Recovery Time	Réglage du temps de récupération mesuré en tops horloge BUS. Oblige le système à attendre un certain nombre de TOP après la fin d'une requête d'Entrée/Sortie. Ce délai est nécessaire car le CPU va beaucoup plus vite que le bus d'E/S et le CPU doit donc attendre la fin normale de l'opération d'E/S. Ce paramètre gère le délai pour des échanges avec le bus 16 bits. Les valeurs sont comprisent entre 1 et 7 tops horloge BUS. Valeur '3 BUSCLOCK' [par défaut].
8 bit I/O Recovery Time	Même chose que le paramètre précédent. Concerne ici les échanges effectués sur le bus 8 bits et dépend de la fréquence du bus. Valeur 3 BUSCLOCK [par défaut].
Video BIOS Cacheable	Gère le fait que la mémoire cache de la machine (si elle existe) peut ou non voir son rôle étendue aux zones d'adresses contenant le BIOS Video (C000 à C7FFF), d'où amélioration des temps d'accès au BIOS. (REM: différent du SHADOWING qui est la recopie de la ROM en RAM) Enabled: autorise la mise en mémoire cache des adresses de BIOS Video. [Recommandé] Disabled: interdit la mise en cache du BIOS Video.
Memory Hole at 15-16Mo	Permet de réserver une zone d'adresses destinées à des cartes ISA qui sera placée juste en dessous des 16 Mo. Enabled: active cette réservation Disabled: désactive cette réservation [Recommandé]
Onboard FDC Controller	Active ou non le contrôleur de lecteurs de disquette intégré à la carte mère. A désactiver si on dispose un contrôleur de disquette mis en œuvre par une carte d'extension. Enabled: utilisation du contrôleur intégré pour les lecteurs de disquette [Recommandé] Disabled: Contrôleur de lecteurs de disquette intégré désactivé.
Onboard FDC Swap A&B	Permet d'échanger par voie logiciel l'ordre des lecteurs de disquette A: et B: No Swap : pas d'échange entre A: et B: Swap: échange : A: devient B: et B: devient le A:
OnBoard Serial Port 1	Permet d'associer le port série PHYSIQUE présent sur la carte mère à un port logiciel du système. Disabled: le port physique n'est pas associé à une port COM COM1, IRQ 4, E/S 3F8h COM2, IRQ 3, E/S 2F8h COM3, IRQ 4, E/S 3E8h COM4, IRQ 3, E/S 2E8h
OnBoard Serial Port 2	Même chose que précédemment mais pour le 2^e port physique
OnBoard Parallel Port	Permet de configurer le port LPT1 avec son IRQ et son adresse. Disabled: le port physique LPT1 n'est pas associé à une IRQ Adresse 378h, IRQ 7 [Recommandé]
Parallel Port Mode	Choix du type de transfert sur le port imprimante Normal : Port parallèle Standard [Recommandé] EPP : Port parallèle Etendu (Extended Parallel Port) ECP : Autre norme de port étendu (plus rapide en transfert) EPP+ECP : Cumule les 2 gestions des ports
ECP DMA Select	Permet de choisir un numéro de port DMA (transfert des données directement en mémoire) Inactif si le mode ECP n'es pas activé.
UART2 Use Infrared	Active ou non la gestion du port série à la norme IrDA (infrarouge) Disabled: désactive le port IR [Recommandé] Enabled: active le port IR
Onboard PCI IDE Enable	Active le contrôle de disque dur intégré à la carte mère. Puisque c'est un contrôleur EIDE, on peut choisir les canaux EIDE à utiliser Disabled: contrôleur intégré désactivé Primary : contrôleur intégré activé seulement sur le canal EIDE primaire Secondary: contrôleur intégré activé seulement sur le canal EIDE secondaire Both : contrôleur intégré activé avec les 2 canaux Primaire et Secondaire.
IDE X Master/Slave Mode	4 lignes permettant de paramètre le mode PIO supporté par chaque unité connecté sur un canal: canal Primaire: X = 0, canal Secondaire : X =1 Master = unité en mode Maître sur la nappe, Slave = unité esclave Valeurs de 1 à 4: mode PIO 1 à 4 supporté par le disque dur (cf constructeur, plus grand est le PIO, plus rapide sont les transferts) Valeur Auto: au démarrage, le BIOS se configure automatiquement en fonction du meilleur mode PIO supporté par l'unité. [Recommandé]

Il existe suivant les version du Bios d'autres options :

DRAM Speed Selection (Sélection vitesse DRAM )
Cette option permet de définir la synchronisation lecture/écriture de la DRAM utilisée par le système. Lorsque l'option " configuration automatique " n'est pas activée, cette option n'apparaît pas sur l'écran.
DRAM RAS# Precharge Time (Délai de préchargement DRAM RAS )
La DRAM doit être rafraîchie en permanence, faute de quoi les données seraient perdues. En principe, une seule requête suffit au rafraîchissement complet de la DRAM. Cette option permet à l'utilisateur de déterminer le nombre d'impulsions d'horloge de l'unité centrale allouées à l'adressage des lignes qui peuvent s'accumuler avant rafraîchissement de la DRAM. Si le délai imparti n'est pas suffisant, le rafraîchissement peut être incomplet et les données perdues. Cette option définit les conditions de synchronisation du préchargement de la DRAM RAS. Valeurs : 4 et 3 impulsions d'horloge.
MA Additional Wait State (Délai d'attente additionnel MA )
Cette option permet d'insérer un délai d'attente supplémentaire avant l'excitation de la première ligne MA d'adressage de la mémoire et des signaux CAS/RAS pendant les cycles perte de page/de ligne en lecture ou en écriture de la DRAM.
RAS To CAS Delay (Délai signaux RAS/CAS sur DRAM )
Lors du rafraîchissement de la DRAM, les lignes et les colonnes font l'objet d'un adressage séparé. Cette option permet de définir la synchronisation de la transition entre le signal RAS (Row Address Strobe = impulsion adressage ligne ) et le signal CAS (Column Address Strobe = impulsion adressage colonne). Options : Enabled (validé) pour 3 impulsions d'horloge et Disabled (désactivé) pour 2 impulsions d'horloge.
DRAM Read Burst (B/E/F) (synchronisation lecture rafale DRAM B/E/F )
Cette option permet de définir la synchronisation de lecture en rafale de la DRAM BEDO, EDO et FPM. Cette synchronisation dépend du type de DRAM (mode rafale EDO ou mode Fast Page standard) et varie pour chaque banc de mémoire. Options : x1/2/3, x2/2/ 3, x3/3/4, x4/4/4.
DRAM Write Burst B/E/F (synchronisation écriture rafale DRAM )
Cette option permet de définir la synchronisation d'écriture en rafale de la DRAM BEDO/ EDO/FPM. Options : x2/2/3, x3/3/3, x3/3/4/, x4/4/4 .
ISA Clock (Horloge ISA)
Cette option permet à l'utilisateur d'activer l'horloge ISA qui divise par 3 ou 4 la fréquence de l'horloge PCI. Par exemple, si le système utilise un processeur Pentium 166 Mhz, l'horloge PCI est cadencée à 33 Mhz; en pareil cas, l'horloge ISA est cadencée à 8.25 Mhz (division par 4 de la fréquence d'horloge PCI) et cadencée à 11 Mhz si la fréquence d'horloge est divisée par 3.
DRAM Refresh Queue (File d'attente rafraîchissement DRAM )
Lorsque cette option est activée, dans la file d'attente de rafraîchissement interne du jeu de puces (4 niveaux), c'est la quatrième requête qui est prioritaire. Toutes les requêtes de rafraîchissement sont mises en file d'attente. Lorsque cette option n'est pas activée, la file d'attente de rafraîchissement est également désactivée et tous les rafraîchissements ont lieu dans l'ordre de transmission des requêtes.
DRAM RAS Only Refresh (Rafraîchissement seul DRAM RAS )
Cette option permet à l'utilisateur de ne rafraîchir que la DRAM RAS ou de rafraîchir la DRAM CAS avant la DRAM RAS.
DRAM ECC/PARITY Select (Sélection ECC/PARITE DRAM )
Lorsque le système fait appel à des modules DRAM avec parité, l'utilisateur peut sélectionner l'une des options ECC (contrôle et correction d'erreurs) ou Parité pour corriger les erreurs de mémoire 1 bit. Cette fonction n'est pas accessible à l'utilisateur lorsque le système ne comporte pas de module DRAM avec parité.
Fast DRAM Refresh (Rafraîchissement rapide DRAM )
Lorsque cette option n'est pas activée, le cycle de rafraîchissement intervient dans les conditions normales toutes les 15 ns; lorsque l'option est activée, le mode rafraîchissement rapide déclenche des cycles de rafraîchissement tous les 32 cycles de l'horloge centrale.
Read-Around-Write (Lecture/écriture indépendantes )
L'activation de cette option améliore les performances du processeur. En effet, elle lui permet d'exécuter des commandes de lecture autonomes si les commandes de lecture sont indépendantes des commandes d'écriture.
PCI Burst Write Combining (Combinaison cycles écriture en rafale PCI )
L'activation de cette option améliore l'efficacité du bus PCI en combinant en un seul plusieurs cycles d'écriture unité centrale sur PCI.
PCI-To-DRAM Pipeline (Pipeline PCI sur DRAM )
L'activation de cette option améliore la bande passante de la voie entre l'unité PCI et la mémoire DRAM; elle améliore donc les performances du bus PCI et l'accès à la DRAM.
CPU-To-PCI Write Post (Autotest écriture CPU sur PCI )
L'activation de cette option améliore les performances du bus PCI et accélère l'exécution des commandes par le processeur.
CPU-To-PCI IDE Posting (Inscription IDE CPU sur PCI )
Lorsque cette option n'est pas activée, les cycles d'inscription IDE CPU sur PCI sont traités comme des transactions normales d'écriture E/S. Lorsqu'elle est activée, les cycles d'écriture E/S sont accélérés.
System BIOS Cacheable (BIOS système en mémoire cache )
Cette option permet à l'utilisateur de savoir quand les zones F000-FFFF du BIOS système sont en mémoire cache ou pas.
Video RAM Cacheable (BIOS vidéo en mémoire cache )
Cette option permet à l'utilisateur de préciser si les zones du BIOS vidéo C000-C7FF sont en mémoire cache ou pas.
8 Bit I/O Recovery Time (Délai de reprise E/S 8 bits )
Le délai de reprise correspond au temps, mesuré en impulsions d'horloge, pendant lequel le système attend après l'achèvement d'une requête E/S. Ce délai est indispensable parce que l'unité centrale est beaucoup plus rapide que le bus d'entrée/sortie et l'unité centrale doit donc être retardée pour permettre l'achèvement du traitement des E/S. Cette option permet d'ajouter un délai de reprise supplémentaire entre les cycles d'E/S 8 bits. Choix possibles : aucun, 1 à 8 impulsions d'horloge.
16 bit I/O Recovery Time (Délai de reprise E/S 16 bits )
Cette option permet d'ajouter un délai de reprise supplémentaire pour le traitement des E/ S 16 bits. Choix possibles : aucun, 1 à 4 impulsions d'horloge.
Memory Hole At 15M-16M (Emplacement mémoire disponible en 15M-16M )
Pour améliorer les performances, cette option permet de réserver un espace en mémoire pour les cartes ISA. La mémoire ainsi affectée doit être remappée dans l'espace mémoire en dessous de 16 Mo.
DRAM Fast Leadoff (Lecture/écriture DRAM cycles perte de page/de ligne )
L'activation de cette option permet au système de réduire le nombre d'impulsions de l'horloge centrale autorisées avant l'exécution d'opération de lecture/d'écriture en mémoire DRAM.

Cas du BIOS AMI

Voici les quelques différences propres au BIOS Ami :

Options	Choix possibles et explications
IRQ12 / Mouse Function	Enabled : Active l'utilisation de l'IRQ 12 pour la souris [par défaut] Disabled : l'IRQ associée à la souris n'est pas la 12.
DRAM Speed	Ces paramètres permettent de choisir le type d'accès aux barrettes SIMMs en fonctions de leurs temps d'accès. Valeurs : 60ns ou 70ns [par défaut ]

Auteur : RV